SR 플립플롭은 SET 및 RESET의 두 입력을 갖는 1비트 메모리 쌍안정 장치입니다. SET 입력 'S'는 장치를 설정하거나 출력 1을 생성하고 RESET 입력 'R'은 장치를 재설정하거나 출력 0을 생성합니다. SET 및 RESET 입력은 다음과 같이 표시됩니다. 에스 그리고 아르 자형 , 각각.

SR 플립플롭은 'Set-Reset' 플립플롭을 나타냅니다. 리셋 입력은 출력 'Q'를 통해 플립플롭을 현재 상태에서 원래 상태로 되돌리는 데 사용됩니다. 이 출력은 로직 레벨 '0' 또는 '1'인 설정 및 재설정 조건에 따라 달라집니다.

NAND 게이트 SR 플립플롭은 두 출력 모두에서 반대 입력으로 피드백을 제공하는 기본 플립플롭입니다. 이 회로는 메모리 회로에 단일 데이터 비트를 저장하는 데 사용됩니다. 따라서 SR 플립플롭에는 'S', 'R' 총 3개의 입력과 전류 출력 'Q'가 있다. 이 출력 'Q'는 현재 기록 또는 상태와 관련이 있습니다. '플립플롭'이라는 용어는 논리 설정 상태로 '플립'되거나 반대 논리 재설정 상태로 다시 '플립'될 수 있으므로 장치의 실제 작동과 관련됩니다.

NAND 게이트 SR 플립플롭

두 개의 교차 결합된 2입력 NAND 게이트를 함께 연결하여 세트-리셋 플립플롭을 구현할 수 있습니다. SR 플립플롭 회로에서는 각 출력에서 ​​다른 NAND 게이트 입력 중 하나로 피드백이 연결됩니다. 따라서 장치에는 2개의 입력이 있습니다. 즉, 각각 2개의 출력 Q와 Q'를 사용하여 'S'를 설정하고 'R'을 재설정합니다. 아래는 S-R 플립플롭의 블록도와 회로도입니다.

블록 다이어그램:

회로도:

설정된 상태

위 다이어그램에서 입력 R이 false 또는 0으로 설정되고 입력 S가 true 또는 1로 설정되면 NAND 게이트 Y는 입력 0을 가지며 이는 출력 Q' 1을 생성합니다. Q'의 값은 다음과 같습니다. 입력 'A'로 NAND 게이트 'X'로 페이드되었으며 이제 NAND 게이트 'X'의 두 입력이 모두 1(S=A=1)이므로 출력 'Q' 0이 생성됩니다.

이제 'S'가 1로 남아 있는 상태에서 입력 R이 1로 변경되면 NAND 게이트 'Y'의 입력은 R=1이고 B=0이 됩니다. 여기서 입력 중 하나도 0이므로 Q'의 출력은 1입니다. 따라서 플립플롭 회로는 Q=0 및 Q'=1로 설정되거나 래치됩니다.

상태 재설정

두 번째 안정 상태에서 출력 Q'는 0이고 출력 Q는 1입니다. R = 1 및 S = 0으로 표시됩니다. NAND 게이트 'X'의 입력 중 하나는 0이고 출력 Q는 1입니다. 출력 Q는 입력 B로 NAND 게이트 Y로 페이드됩니다. 따라서 두 입력 모두 낸드 게이트 그리고 1로 설정되므로 Q' = 0입니다.

이제 'R'이 1로 남아 있는 상태에서 입력 S가 0으로 변경되면 출력 Q'는 0이 되고 상태에는 변화가 없습니다. 따라서 플립플롭 회로의 재설정 상태는 래치되었으며 설정/재설정 동작은 다음 진리표에 정의되어 있습니다.

위의 진리표에서 'S'를 설정하고 'R'을 재설정하면 입력이 1로 설정되고 출력 Q 및 Q'는 1 또는 0이 된다는 것을 알 수 있습니다. 이러한 출력은 이전의 입력 상태 S 또는 R에 따라 달라집니다. 입력 조건이 존재합니다. 따라서 입력이 1이면 출력 상태는 변경되지 않습니다.

두 입력 상태가 모두 0으로 설정된 조건은 유효하지 않은 것으로 간주되므로 피해야 합니다.