전가산기는 3개의 입력을 더하고 2개의 출력을 생성하는 가산기입니다. 처음 두 개의 입력은 A와 B이고 세 번째 입력은 C-IN으로 전달되는 입력입니다. 출력 캐리는 C-OUT으로 지정하고, 일반 출력은 SUM인 S로 지정합니다. C-OUT은 다수 1의 검출기라고도 알려져 있으며, 둘 이상의 입력이 높을 때 출력이 높아집니다. 전체 가산기 로직은 8개의 입력을 함께 사용하여 바이트 폭 가산기를 생성하고 캐리 비트를 한 가산기에서 다른 가산기로 계단식으로 전달할 수 있는 방식으로 설계되었습니다. 전가산기를 사용하는 이유는 캐리인 비트를 사용할 수 있을 때 1비트 반가산기가 캐리인 비트를 사용하지 않기 때문에 또 다른 1비트 가산기를 사용해야 하기 때문입니다. 1비트 전가산기는 세 개의 피연산자를 추가하고 2비트 결과를 생성합니다.
전가산기 진리표:
SUM의 논리식: = A' B' C-IN + A' B C-IN' + A B' C-IN' + A B C-IN = C-IN (A' B' + A B) + C-IN' (A' B + A B') = C-IN XOR (A XOR B) = (1,2,4,7)
C-OUT에 대한 논리식: = A' B C-IN + A B' C-IN + A B C-IN' + A B C-IN = A B + B C-IN + A C-IN = (3,5,6,7)
C-OUT을 구현할 수 있는 또 다른 형식은 다음과 같습니다. = A B + A C-IN + B C-IN (A + A') = A B C-IN + A B + A C-IN + A' B C-IN = A B (1 +C-IN) + A C- IN + A' B C-IN = A B + A C-IN + A' B C-IN = A B + A C-IN (B + B') + A' B C-IN = A B C-IN + A B + A B' C-IN + A' B C-IN = A B (C-IN + 1) + A B' C-IN + A' B C-IN = A B + A B' C-IN + A' B C -IN = AB + C-IN(A' B + A B')
따라서 COUT = AB + C-IN(A EX – OR B)
전가산기 논리회로.
반가산기를 사용한 전가산기 구현:
전가산기를 구현하려면 2개의 반가산기와 OR 게이트가 필요합니다.
이 논리 회로를 사용하면 두 비트를 함께 추가하여 다음으로 낮은 크기의 캐리를 취하고 다음으로 높은 크기의 캐리를 보낼 수 있습니다.
NAND 게이트를 사용한 전가산기 구현: 
NOR 게이트를 사용한 전가산기 구현:
NOR 게이트를 사용한 전가산기 구현: 전가산기를 구현하기 위해서는 총 9개의 NOR 게이트가 필요하다. 
위의 논리식에서 1비트 반가산기의 논리식을 인식할 수 있습니다. 1비트 전가산기는 두 개의 1비트 반가산기를 직렬 연결하여 수행할 수 있습니다.
디지털 논리에서 전가산기의 장점과 단점
디지털 논리에서 전가산기의 장점:
1. 유연성: 완전한 뱀은 3개의 정보 비트를 추가할 수 있어 반쪽의 독사보다 더 유연합니다. 마찬가지로 서로 다른 전가산기를 함께 바인딩하여 다중 비트 숫자를 추가하는 데에도 활용할 수 있습니다.
2. 휴대 정보: 풀 바이퍼에는 전달 입력이 있어 다중 비트 숫자의 확장을 수행하고 서로 다른 가산기를 함께 연결할 수 있습니다.
3. 속도: 풀 스네이크는 매우 빠른 속도로 작동하므로 빠른 컴퓨터 회로에 사용하기에 적합합니다.
디지털 논리에서 전가산기의 단점:
1.복잡성: 전체 뱀은 반쪽 독사보다 더 놀랍고 XOR, AND 또는 잠재적으로 진입로와 같은 더 많은 부품이 필요합니다. 마찬가지로 실행하고 계획하는 것도 더 어렵습니다.
2. 전파 연기: 전체 바이퍼 회로에는 정보 조정에 따라 결과가 변경되는 데 걸리는 시간인 확산 지연이 있습니다. 이로 인해 컴퓨터화된 회로, 특히 빠른 프레임워크에서 타이밍 문제가 발생할 수 있습니다.
디지털 논리에 전가산기 적용:
1. 산술 회로: 전가산기는 수학 회로에서 2중 수를 더하는 데 사용됩니다. 서로 다른 전가산기가 체인에 연결되는 시점에서 다중 비트 쌍 숫자를 추가할 수 있습니다.
대칭차
2.데이터 처리: 전체 가산기는 고급 신호 처리, 정보 암호화 및 실수 정정과 같은 정보 처리 애플리케이션에 활용됩니다.
3.카운터: 전체 가산기는 카운터에서 카운트를 1씩 추가하거나 감소시키는 데 사용됩니다.
4. 멀티플렉서 및 디멀티플렉서: 전체 가산기는 멀티플렉서 및 디멀티플렉서에서 코스 정보를 선택하는 데 활용됩니다.
5.기억의 경향: 전체 가산기는 특정 메모리 영역의 위치를 생성하기 위해 메모리 주소 지정 회로에 사용됩니다.
6.ALU: 전가산기는 칩 및 컴퓨터 신호 프로세서에 사용되는 ALU(Number juggling Rationale Unit)의 기본 부분입니다.