SR 플립플롭 또는 Set-Reset 플립플롭에는 많은 장점이 있습니다. 그러나 다음과 같은 전환 문제가 있습니다.

• Set 'S' 및 Reset 'R' 입력이 0으로 설정되면 이 조건은 항상 방지됩니다.
• 활성화 입력이 1인 동안 설정 또는 재설정 입력이 상태를 변경하면 잘못된 래칭 동작이 발생합니다.

JK 플립플롭은 이러한 두 가지 단점을 제거합니다. SR 플립플롭 .

그만큼 JK 플립플롭 디지털 회로에서 가장 많이 사용되는 플립플롭 중 하나입니다. JK 플립플롭은 'J'와 'K'라는 두 개의 입력을 갖는 범용 플립플롭이다. SR 플립플롭에서 'S'와 'R'은 Set과 Reset의 축약형 약자이지만 J와 K는 그렇지 않습니다. J와 K는 플립플롭 디자인을 다른 유형과 구별하기 위해 선택된 자체 문자입니다.

JK 플립플롭은 SR 플립플롭과 동일한 방식으로 작동합니다. JK 플립플롭에는 'S'와 'R' 대신 'J'와 'K' 플립플롭이 있습니다. JK 플립플롭과 SR 플립플롭의 유일한 차이점은 SR 플립플롭의 두 입력이 모두 1로 설정되면 회로는 잘못된 상태를 출력으로 생성하지만 JK 플립플롭의 경우 둘 다 있어도 잘못된 상태가 없다는 점입니다. 'J' 및 'K' 플립플롭은 1로 설정됩니다.

JK 플립플롭은 클록 입력 회로가 추가된 게이트형 SR 플립플롭입니다. 유효하지 않거나 불법적인 출력 조건은 두 입력이 모두 1로 설정되고 클록 입력 회로를 추가하여 방지할 때 발생합니다. 따라서 JK 플립플롭에는 1, 0, '변경 없음', '토글'이라는 네 가지 입력 조합이 가능합니다. JK 플립플롭의 상징은 다음과 같습니다. SR 쌍안정 래치 클럭 입력 추가를 제외하고.

블록 다이어그램:

회로도:

SR 플립플롭에서는 입력 'S'와 'R'이 모두 두 개의 입력 J와 K로 대체됩니다. 이는 J와 K 입력이 각각 S와 R과 동일하다는 것을 의미합니다.

2개의 2입력 AND 게이트가 2개의 3입력 NAND 게이트로 대체되었습니다. 각 게이트의 세 번째 입력은 Q 및 Q'의 출력에 연결됩니다. SR 플립플롭의 교차 결합을 통해 두 입력이 이제 연동되므로 이전의 유효하지 않은 조건(S = '1', R = '1')을 사용하여 '토글 동작'을 생성할 수 있습니다.

회로가 '설정'되면 J 입력은 하단 NAND 게이트를 통해 Q'의 '0' 위치에서 차단됩니다. 회로가 'RESET'이면 K 입력은 상단 NAND 게이트를 통해 Q의 0 위치에서 차단됩니다. Q와 Q'는 항상 다르기 때문에 이를 사용하여 입력을 제어할 수 있습니다. 입력 'J'와 'K'가 모두 1로 설정되면 JK는 주어진 진리표에 따라 플립플롭을 토글합니다.

진리표:

JK 플립플롭의 입력이 모두 1로 설정되고 클럭 입력도 'High' 펄스인 경우 SET 상태에서 RESET 상태로 회로가 토글됩니다. JK 플립플롭은 두 입력이 모두 1로 설정되면 T형 토글 플립플롭으로 작동합니다.

JK 플립플롭은 향상된 클럭 SR 플립플롭입니다. 하지만 아직도 그로 인해 고통받고 있는 '경주' 문제. 이 문제는 클럭 입력의 타이밍 펄스가 진행되기 전에 출력 Q의 상태가 변경될 때 발생합니다. '끄다' . 이 기간을 피하기 위해서는 짧은 타이밍 플러스 기간(T)을 유지해야 합니다.