래치는 입력에 따라 출력을 즉시 변환하는 디지털 회로입니다. 래치를 구현하기 위해 다양한 논리 게이트를 사용합니다. 이 기사에서는 래치의 정의, SR, 게이트 SR, D, 게이트 D, JK 및 T와 같은 래치 유형을 진리표와 다이어그램, 래치의 장단점과 함께 살펴보겠습니다.
내용의 테이블
래치란 무엇입니까?
래치는 단일 정보 비트를 저장하고 새로운 입력 신호에 의해 업데이트될 때까지 그 값을 유지하는 디지털 회로입니다. 이는 디지털 시스템에서 이진 정보를 저장하기 위한 임시 저장 요소로 사용됩니다. 래치는 다음과 같은 다양한 디지털 논리 게이트를 사용하여 구현할 수 있습니다. 그리고 , 또는 , NOT, NAND 및 NOR 게이트.
래치는 데이터 저장, 제어 회로, 플립플롭 회로 등 다양한 응용 분야의 디지털 시스템에 널리 사용됩니다. 그들은 종종 다른 디지털 회로와 결합하여 구현하는데 사용됩니다. 순차 회로 , 상태 머신 및 메모리 요소와 같은.
래치 정의
래치는 신호 전환이 아닌 신호 레벨로 작동하는 기본 저장 요소입니다. 클록 전환에 의해 제어되는 래치는 다음과 같습니다. 슬리퍼 . 래치는 레벨에 민감한 장치입니다. 래치는 다음의 설계에 유용합니다. 비동기 순차 회로 . 래치는 두 가지 안정적인 상태를 갖는 순차 회로입니다. 이는 입력에 민감합니다. 전압 적용되며 클럭 펄스에 의존하지 않습니다. 클럭 펄스를 사용하지 않는 플립플롭을 래치라고 합니다.
디지털 전자 장치의 래치 유형
디지털 전자 장치에서는 다양한 유형의 래치가 있습니다.
- SR 래치
- 게이트형 SR 래치
- D 래치
- 게이트 D 래치
- JK 래치
- T 라체스
SR 래치
S-R 래치, 즉 Set-Reset 래치는 가장 간단한 형태의 래치이며 S(Set) 및 R(Reset)의 두 입력을 사용하여 구현됩니다. S 입력은 출력을 1로 설정하고 R 입력은 출력을 0으로 재설정합니다. S 및 R 입력이 모두 1이면 래치가 정의되지 않은 상태에 있다고 합니다. 이는 사전 설정 및 지우기 상태라고도 합니다. SR 래치는 다른 모든 유형의 플립플롭의 기본 빌딩 블록을 형성합니다.
SR 래치의 진리표
아래 표는 진리표 SR 래치.
| 에스 | 아르 자형 | 큐 | 큐' |
|---|---|---|---|
| 0 | 0 | 걸쇠 | 걸쇠 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 내 라이브 크리켓 | 0 |
| 1 | 1 | 0 | 0 |
SR 래치의 논리도
SR Latch는 다음을 갖춘 논리 회로입니다.
- 2개의 교차 결합 NOR 게이트 또는 2개의 교차 결합 NAND 게이트.
- 2개의 입력 S(SET용) 및 R(RESET용)
- 2 출력 Q, Q'.
아래 논리 다이어그램은 다음을 사용하여 SR 래치를 나타냅니다. 낸드 게이트 .
아래 논리 다이어그램은 다음을 사용하여 SR 래치를 나타냅니다. 노어 게이트 .
SR 래치의 다양한 사례
다양한 사례 SR 래치는 아래에서 논의됩니다.
사례 1: S' = R' = 1(S = R = 0)
Q = 1이면 두 번째 NAND 게이트의 Q 및 R' 입력은 모두 1입니다.
Q = 0이면 두 번째 NAND 게이트의 Q 및 R' 입력은 각각 0과 1입니다.
사례 2: S' = 0, R' = 1(S = 1, R = 0)
- S' = 0, 첫 번째 NAND 게이트의 출력, Q = 1 ( 설정 상태 ).
- 두 번째 NAND 게이트에서는 Q와 R' 입력이 1이므로 Q'=0입니다.
사례 3: S' = 1, R' = 0(S = 0, R = 1)
- R'=0이므로 두 번째 NAND 게이트의 출력, Q'=1입니다.
- 첫 번째 NAND 게이트에서는 Q와 S' 입력이 1이므로 Q = 0( RESET 상태 ).
사례 4: S' = R' = 0(S = R = 1)
S = R = 1이면 Q와 Q'가 모두 1이 되어 허용되지 않습니다. 따라서 입력 조건이 금지됩니다.
게이트 SR 래치
Gated SR 래치는 활성화 입력이 있는 SR 래치로서 활성화가 1일 때 작동하고 활성화가 0일 때 이전 상태를 유지합니다.
게이트 SR 래치의 진리표
아래 표는 Gated SR 래치의 진리표를 나타냅니다.
| 할 수 있게 하다 | 에스 | 아르 자형 | 큐n+1 |
|---|---|---|---|
| 0 | 엑스 | 엑스 | 큐N |
| 1 | 0 스프링 부트 아키텍처 | 0 | 큐N |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 엑스 |
게이트형 SR 래치의 논리 다이어그램
아래 논리 다이어그램은 게이트된 SR 래치를 나타냅니다.
게이트형 SR 래치의 논리 다이어그램
D 래치
D 래치는 투명 래치라고도 하며 D(데이터)와 클록 신호라는 두 가지 입력을 사용하여 구현됩니다. 클록 신호가 하이인 동안 래치의 출력은 D 단자의 입력을 따릅니다. 클록 신호가 낮아지면 래치의 출력이 저장되어 클록의 다음 상승 에지까지 유지됩니다.
D 래치의 진리표
아래 표는 진리표를 나타냅니다. 디 걸쇠.
| 그리고 | 디 | 큐 | 큐' |
|---|---|---|---|
| 0 | 0 | 걸쇠 | 걸쇠 |
| 0 | 1 | 걸쇠 | 걸쇠 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
D 래치의 논리도
아래 논리 다이어그램은 D 래치를 나타냅니다.
D 래치의 논리도
게이트 D 래치
D 래치는 일부 수정된 SR 래치와 유사합니다. 여기서 입력은 서로 보완적입니다. D 래치는 데이터 래치를 의미하며 이 래치는 단일 비트를 임시로 저장합니다.
게이트 D 래치의 진리표
아래 표는 Gated D 래치의 진리표를 나타냅니다.
| 할 수 있게 하다 | 디 | 큐N | 큐n+1 | 상태 |
|---|---|---|---|---|
| 1 | 0 | 엑스 | 0 | 초기화 |
| 1 | 1 | 엑스 | 1 | 세트 |
| 0 | 엑스 | 엑스 | 질문(n) | 변경 없음 |
| 특성 방정식: 큐 n+1 = EN.D + EN'.Q N |
게이트 D 래치의 논리 다이어그램
아래 논리 다이어그램은 게이트 D 래치를 나타냅니다.
JK 래치
JK 래치에는 두 개의 입력 J와 K가 있습니다. J와 K 입력이 높을 때 출력이 토글됩니다. JK 래치는 SR 래치와 비슷하지만 SR 래치의 정의되지 않은 상태를 제거합니다.
JK 래치의 진리표
아래 표는 JK 래치의 진리표를 나타냅니다.
| 제이 | 케이 | Qn+1 | 논평 |
|---|---|---|---|
| 0 | 0 | 큐 | 변경 없음 |
| 0 | 1 | 0 | 초기화 |
| 1 | 0 | 1 | 세트 |
| 1 | 1 60의 10% | 큐' | 비녀장 |
JK 래치의 논리도
아래 논리 다이어그램은 JK 래치를 나타냅니다.
JK 래치의 논리도
T 래치
JK 래치의 JK 입력이 단락되면 다음을 얻습니다. 티 걸쇠. T 래치에서는 입력이 높을 때 출력이 토글됩니다.
T 래치의 논리도
아래 논리도는 T 래치를 나타냅니다.
T 래치의 논리도
래치의 장점
래치의 장점 중 일부는 다음과 같습니다.
- 구현이 용이함: 래치는 기본 회로를 사용하여 쉽게 구현할 수 있는 간단한 디지털 회로입니다. 디지털 로직 게이트.
- 저전력 소비: 래치는 다른 순차에 비해 전력을 덜 소비합니다. 회로 슬리퍼 같은 것.
- 고속: 래치는 고속으로 작동할 수 있으므로 고속 디지털 시스템에 사용하기에 적합합니다.
- 저렴한 비용: 래치는 제조 비용이 저렴하며 저가형 디지털 시스템에 사용할 수 있습니다.
- 다재: 래치는 데이터 저장, 제어 회로, 플립플롭 회로 등 다양한 애플리케이션에 사용될 수 있습니다.
래치의 단점
래치의 단점 중 일부는 다음과 같습니다.
- 시계 없음: 래치에는 작동을 동기화하는 클록 신호가 없으므로 작동을 예측할 수 없습니다.
- 불안정한 상태: 두 입력이 모두 1일 때 래치가 때때로 불안정한 상태가 될 수 있습니다. 이로 인해 디지털 시스템에서 예기치 않은 동작이 발생할 수 있습니다.
- 복잡한 타이밍: 래치 타이밍은 복잡하고 지정하기 어려울 수 있으므로 실시간 제어 애플리케이션에 적합하지 않습니다.
결론
래치는 다양한 목적으로 디지털 회로에서 주로 사용된다는 결론을 내릴 수 있습니다. 래치는 새로운 입력에 따라 출력을 빠르게 변경합니다. 다양한 종류의 래치에는 SR 래치, 게이트 래치, D 래치, 게이트 D 래치, JK 래치 및 T 래치가 포함됩니다.
참조
다음은 래치에 대한 추가 정보를 참조할 수 있는 몇 가지 책입니다.
- 디지털 디자인: John F. Wakerly의 원리와 실제
- Charles H. Roth 및 Lizy Kurian John의 VHDL을 사용한 디지털 시스템 설계
- Victor P. Nelson 및 H. Troy Nagle의 디지털 회로 분석 및 설계
- David Harris와 Sarah Harris의 디지털 디자인 및 컴퓨터 아키텍처
- Stephen Brown과 Zvonko Vranesic의 Verilog 설계를 사용한 디지털 논리의 기초
이 책에서는 래치를 포함한 디지털 로직에 대한 포괄적인 개요를 제공하고 디지털 회로의 설계 및 구현, 시뮬레이션, 검증과 같은 다양한 주제를 다룹니다.
디지털 전자공학 – Atul P. Godse, Deepali A. Godse 부인
래치 – FAQ
래치의 유형은 무엇입니까?
래치 유형에는 SR, 게이트 SR, D, 게이트 D, JK 및 T가 포함됩니다.
래치는 어디에 사용되나요?
래치는 시계에서 저장 장치로 사용됩니다.
래치에는 몇 비트를 저장할 수 있나요?
래치는 1비트 데이터를 저장할 수 있습니다.
래치에 메모리가 있나요?
예, 래치는 1비트 저장 기능을 갖춘 메모리 요소입니다.